Empaquetado avanzado o cuando los chips empiezan a crecer hacia arriba

https://www.linkedin.com/feed/update/urn:li:share:7465419948794916865

🧩 Durante décadas, la industria de los semiconductores ha seguido una estrategia aparentemente sencilla, consistente en hacer los transistores cada vez más pequeños y colocarlos sobre una superficie cada vez más densa. Era como construir una ciudad extendiéndose sobre un plano.

🏙️Pero ese modelo empieza a encontrar límites físicos, económicos y térmicos. Reducir el tamaño de los transistores es cada vez más difícil, más caro y menos rentable. Y, cuando el plano se agota, solo queda una dirección posible: la altura.

📦 Ahí entra en juego el empaquetado avanzado, una de las grandes revoluciones silenciosas de la microelectrónica actual. Ya no se trata solo de fabricar un chip monolítico cada vez más complejo, sino de combinar varios bloques especializados, los famosos chiplets, dentro de un mismo encapsulado (https://lnkd.in/e9E_CgRn).

⚡En el empaquetado 2.5D, varios chiplets se colocan lado a lado sobre una base común, normalmente un interposer de silicio, que permite conexiones muy rápidas y de alta densidad. Tecnologías como CoWoS, clave en muchos aceleradores de inteligencia artificial, son un buen ejemplo de esta estrategia (https://lnkd.in/esuMwnkz).

🏗️En el 3D stacking, el salto es aún más radical. En este caso, los chips se apilan verticalmente y se conectan mediante interconexiones avanzadas. Es como pasar de una ciudad horizontal a un rascacielos de silicio.

🧠¿La recompensa? Más densidad, menor latencia, mayor ancho de banda y mejor eficiencia energética. Justo lo que necesitan la inteligencia artificial, los centros de datos y la computación de altas prestaciones.

🔥 Pero no todo es sencillo, ya que aparecen problemas como disipar calor, controlar costes, mejorar el rendimiento de fabricación y diseñar sistemas tan complejos. Todos ellos son retos enormes.

💻 La próxima revolución de los chips quizá no consista solo en hacerlos más pequeños, sino en aprender a construirlos en tres dimensiones.

👉 El futuro del silicio empieza a parecerse mucho a una arquitectura vertical.

Publicado por Ignacio Mártil de la Plaza

Soy Doctor en Física (1982) y Catedrático de Universidad (2007) en el área de Electrónica. Realizo mi actividad docente e investigadora en la Universidad Complutense de Madrid, de carácter marcadamente experimental, en el campo de la física de los semiconductores. Soy especialista en propiedades eléctricas y ópticas de estos materiales, así como en dispositivos electrónicos y opto-electrónicos basados en ellos, siendo mi principal objetivo en la actualidad el estudio de conceptos avanzados en células solares. Mi trabajo científico se concreta en los siguientes indicadores principales: soy co-autor de más de 160 artículos científicos publicados en revistas de alto impacto de ámbito internacional; he presentado más de 100 Ponencias en congresos internacionales; he participado y participo, como Investigador Principal o como miembro del equipo investigador, en 25 proyectos de investigación financiados con fondos públicos en concurrencia competitiva; he dirigido 7 Tesis Doctorales; finalmente, soy evaluador de publicaciones (“referee”) de 15 revistas científicas internacionales. Fuera del ámbito académico, tengo un blog personal de divulgación científica en el diario Público, (“Un poco de ciencia, por favor”); soy colaborador de El País, OpenMind, El Confidencial, El Periódico de la Energía, etc. En las Redes Sociales, tengo perfiles en Instagram, Twitter, YouTube y Facebook, en este último caso, con más de 775.000 seguidores.

Deja un comentario