Cuando los transistores ya no pueden hacerse más pequeños, la única salida es ponerlos unos encima de otros
Imaginemos por un momento que vivimos en una ciudad que se ha quedado sin suelo. Las calles están atestadas, los edificios se tocan muro con muro y no queda ni un metro cuadrado libre. ¿Qué hace un arquitecto en esa situación? La respuesta es casi obvia: mira hacia arriba y empieza a construir en altura. Algo muy parecido está ocurriendo ahora mismo en el interior de los chips que dan vida a nuestros teléfonos, ordenadores, aceleradores de IA y centros de datos. Los transistores, esos diminutos dispositivos electrónicas que controlan el flujo de la corriente eléctrica, han llegado a un tamaño tan increíblemente pequeño que seguir encogiéndolos resulta cada vez más difícil, más caro y físicamente más problemático. Hoy se miden en nanómetros, es decir, en milmillonésimas de metro: un cabello humano tiene un grosor de unos 80.000 nanómetros; los transistores más modernos, apenas 10 o 12. La industria de los semiconductores lleva décadas sorteando este muro haciendo uso de la imaginación desbordante de sus científicos e ingenieros y su última apuesta no tiene nada que envidiar a los rascacielos de New York: apilar los transistores unos encima de otros.
Varios laboratorios y empresas del mundo están trabajando en unos dispositivos experimentales conocidos como CFET (Complementary Field-Effect Transistor), capaces de reducir el tamaño de los circuitos lógicos en un 30-50% respecto a la generación anterior. No es una mejora incremental; es un cambio de paradigma que podría mantener vivo el motor del progreso tecnológico durante al menos una década más. Para entender por qué esto es tan importante, hay que remontarse a los orígenes de la revolución digital y a la ley que la ha gobernado durante medio siglo.
La ley que “mueve” el mundo
En 1965, Gordon Moore, cofundador de Intel, publicó una observación que acabaría convirtiéndose en profecía: el número de transistores que cabían en un chip se duplicaba aproximadamente cada dos años, al tiempo que su coste se reducía a la mitad. Esa progresión, bautizada como Ley de Moore, ha sido el motor silencioso detrás de casi cada avance tecnológico de las últimas décadas. Gracias a ella, el teléfono que llevamos en el bolsillo tiene más potencia de cálculo que los ordenadores que en 1969 llevaron al ser humano a la Luna, y los automóviles modernos llevan más inteligencia electrónica que las naves espaciales de hace treinta años.
Evolución de la densidad de transistores por mm2 (en millones, escala de la izquierda) y el tamaño de los transistores en un chip (en nanómetros, escala de la derecha)
El mecanismo para cumplir con esa ley ha sido siempre el mismo: reducir el tamaño de los transistores. Cuanto más pequeños, más se pueden meter en el mismo espacio; cuanto más juntos, más rápido se comunican. Durante décadas, los ingenieros lograron hacer exactamente eso, año tras año, con una regularidad casi milagrosa. Sin embargo, a medida que las dimensiones se acercaban al tamaño de los propios átomos, la física empezó a poner frenos cada vez más difíciles de esquivar. Las leyes de la mecánica cuántica —ese territorio donde los electrones se comportan de maneras que desafían la intuición— comenzaron a interferir, provocando comportamientos disfuncionales imposibles de eliminar con los diseños tradicionales.
De horizontal a vertical: la evolución del transistor
El transistor básico funciona como un interruptor microscópico: una señal eléctrica aplicada a uno de sus terminales, denominado Puerta determina si la corriente puede o no pasar entre dos puntos denominados Fuente y Drenador a través de una zona denominada Canal. Durante casi cuarenta años, todos los transistores de los microprocesadores fueron planos, como calles de un solo nivel. A este diseño se le llama transistor planar, se le conoce como MOSFET por sus siglas en inglés, y fue la base de toda la electrónica de consumo desde los años sesenta hasta la entrada del presente siglo.
El problema de reducir tanto el tamaño del transistor planar es que la Puerta pierde eficacia en su labor de controlar el flujo de corriente entre la Fuente y el Drenador a través del Canal: la corriente empieza a filtrarse aunque no debería, como un grifo que gotea incluso cerrado. Para atajar este fenómeno, Intel introdujo en 2011 el transistor FinFET o transistor de aleta, en el que la Puerta rodea al Canal por tres lados, abrazando una aleta vertical de silicio como si fuera una herradura. Ese mejor control electrostático permitió reducir el consumo de energía a la mitad y aumentar el rendimiento un 37% de golpe. Una revolución silenciosa que todos llevamos en el bolsillo sin saberlo.
Pero los FinFET también tienen sus límites. Al crecer en vertical, la anchura del transistor queda definida por el número de aletas que lo componen, y ese número no puede fraccionarse: o se añade una aleta entera o no se añade ninguna. Esta rigidez, conocida como cuantización de aletas, complica el diseño y penaliza el rendimiento. La solución más reciente ha llegado con el GAAFET (en la terminología de Intel se denomina RibbonFET), en el que la Puerta envuelve completamente el Canal formado por delgadas cintas de silicio apiladas en paralelo unas encima de otras. Con este diseño se recupera la posibilidad de ajustar la anchura del transistor con precisión y se pueden añadir cintas adicionales para aumentar la corriente sin aumentar el área ocupada en el chip. Es la arquitectura más avanzada en producción hoy en día, y sin embargo la industria ya mira más allá.
Del transistor MOSFET planar al CFET, pasando por el FinFET y el GAAFET. Cada salto ha supuesto un cambio radical en la geometría del dispositivo y en las prestaciones del chip
Una vuelta de tuerca: construir en altura
Para entender el salto al CFET hay que conocer un concepto fundamental: la tecnología CMOS. Estas siglas designan la forma en que todos los circuitos lógicos modernos combinan dos tipos de transistores: los de Canal tipo N (NMOS), que conducen cuando se les aplica un voltaje positivo, y los de Canal tipo P (PMOS), que lo hacen con voltajes negativos. Trabajando en pareja, un transistor NMOS y uno PMOS forman la unidad lógica básica, denominada puerta inversora, que está en la raíz de cualquier operación que realiza un procesador, desde sumar dos números hasta generar un fotograma de vídeo en 4K.
Desde la década de 1980, cuando la tecnología CMOS se impuso por consumir mucha menos energía que las alternativas de la época, esta pareja de transistores siempre ha vivido codo con codo, como vecinos en el mismo piso. La pregunta que los ingenieros se plantearon fue: ¿y si, en lugar de colocar el transistor N junto al P en horizontal, los apilamos uno encima del otro? Si la ciudad se queda sin suelo, construimos rascacielos. Así nació el CFET: el transistor PMOS en la planta baja y el NMOS en el piso de arriba, compartiendo prácticamente la misma huella sobre el silicio. El resultado es que la pareja ocupa la mitad del espacio que antes, duplicando de un plumazo la densidad de transistores por milímetro cuadrado.
La idea parece sencilla sobre el papel, pero su ejecución a escala nanométrica es un prodigio de ingeniería de proceso que no describiré aquí, en el que la máquina de litografía EUV de ASML juega un papel clave.
Izquierda: esquema del CFET con el transistor PMOS en la base y el NMOS en la parte superior. Derecha: imagen de microscopía electrónica de un CFET experimental
¿Cómo hacer las interconexiones en un mundo en miniatura?
Apilar los transistores resuelve el problema del espacio, pero crea otros desafíos no menos formidables. El más inmediato tiene que ver con las interconexiones: los miles de hilos metálicos microscópicos que conectan los transistores entre sí y les suministran energía. En un chip convencional, estos cables discurren por encima de los dispositivos en capas sucesivas; en un CFET, el transistor superior tiene que poder comunicarse con el inferior y con el resto del circuito sin que los cables interfieran entre sí ni ocupen más espacio del disponible. El diagrama de conexiones de un CFET recuerda a un nudo ferroviario metropolitano en miniatura: impresionante en su complejidad, y sin embargo funcional. En la siguiente imagen se muestra un representación tridimensional de un CFET completo con sus interconexiones. En la parte inferior se aprecia el PMOS con sus contactos de fuente y drenador; sobre él, el NMOS con su propia puerta. En la parte superior, los cables de señal discurren en horizontal, mientras que la alimentación eléctrica llega desde abajo a través de los cables enterradas, liberando espacio para las conexiones de datos.
Esquema de un CFET
¿Qué significa esto para el futuro?
La pregunta inevitable es: ¿cuándo llegará el CFET a los chips que compramos en las tiendas? La respuesta es que aún faltan años. Las tecnologías de semiconductores tardan normalmente entre cinco y diez años en recorrer el camino desde el laboratorio hasta la producción masiva. El CFET es hoy una demostración experimental extraordinariamente sofisticada, pero antes de que aparezca en un teléfono de consumo o en un centro de datos habrá que resolver centenares de problemas de ingeniería, reducir costes de fabricación y adaptar los flujos de diseño a la nueva arquitectura.
Lo que sí está claro es que la dirección del viaje es irreversible. Tras los transistores planares, los FinFET y los GAAFET, la era del CFET ya ha comenzado. Y Gordon Moore, que en 2005 confesó estar periódicamente asombrado por la capacidad de sus ingenieros para encontrar salidas donde parecía no haberlas, tenía razón: una vez más, la creatividad humana ha encontrado la manera de sortear lo que parecía un muro infranqueable. Con el paso a los FinFET, ahora el desarrollo de los GAAFET y, finalmente los CFET, es más que probable que el Sr. Moore volvería a sorprenderse. La respuesta, esta vez, está arriba.
Un poco de ciencia, por favor 